ai人工智能预测竞彩软件-格雷格奥登-中超和cba-500足球比赛竞彩网|www.botianzs.cn

?
SN74LS165ADR 串行輸出移位寄存器
SN74LS165ADR 串行輸出移位寄存器
SN74LS165ADR的說明
' 165和' LS165A是8位串行移位寄存器，計時時將QA方向的數據向QH方向移位。通過移位/加載(SH/LD\)輸入端的低電平使能的八個獨立的直接數據輸入，可以并行訪問每一級。這些寄存器還具有門控時鐘(CLK)輸入和第8位的互補輸出。所有輸入均采用二極管箝位，以最大限度地降低傳輸線效應，從而簡化系統設計。

時鐘通過一個雙輸入正或非門實現，允許一個輸入用作時鐘抑制功能。保持任一時鐘輸入為高電平會禁止計時，保持任一時鐘輸入為低電平且SH/LD\為高電平會使能另一個
價格: ￥1.500 - ￥2.500
庫存: 41977
積分: 0
數量：
數量 單價 折扣
1-49 ￥2.50 ￥0
50-99 ￥2.00 ￥0.5
>=100 ￥1.50 ￥1
        
詳細介紹
商品屬性
售后服務
評價信息(0)
商品咨詢
SN74LS165ADR的特性
●互補輸出
●直接覆蓋負載(數據)輸入
●門控時鐘輸入
●并行到串行數據轉換
 
SN74LS165ADR的說明
' 165和' LS165A是8位串行移位寄存器，計時時將QA方向的數據向QH方向移位。通過移位/加載(SH/LD\)輸入端的低電平使能的八個獨立的直接數據輸入，可以并行訪問每一級。這些寄存器還具有門控時鐘(CLK)輸入和第8位的互補輸出。所有輸入均采用二極管箝位，以最大限度地降低傳輸線效應，從而簡化系統設計。
 
時鐘通過一個雙輸入正或非門實現，允許一個輸入用作時鐘抑制功能。保持任一時鐘輸入為高電平會禁止計時，保持任一時鐘輸入為低電平且SH/LD\為高電平會使能另一個時鐘輸入。只有當CLK為高電平時，時鐘抑制(CLK INH)才應改變為高電平。只要SH/LD\為高，就禁止并聯加載。當SH/LD\為低電平時，并行輸入端的數據直接載入寄存器，與CLK、CLK INH或串行(SER)輸入的電平無關
以上為部分熱銷到貨產品，電容、電阻等其他物料可以聯系我司
電話:+86-0755-83681378
傳真:+86-0755-83687442
移動電話:13502856648
聯系QQ：800007218
聯系人:黃小姐、陳先生、陳小姐
為您推薦